

摘要：

华为“ τ 定律”横空出世，以“时间缩放”重构半导体性能提升路径，国盛、华泰、中信三大券商共同之处：先进封装、设备、EDA、CPO与成熟制程或同步迎来景气拐点。逻辑折叠、3D堆叠将重塑产业链价值分配，AI服务器电源需求激增叠加8英寸产能收缩，成熟制程供需反转或已在途。

华为提出“ τ 定律”后，半导体投资叙事正从单纯追逐几何制程微缩，转向“时间缩放”和系统级协同优化。国盛证券、华泰证券和中信证券的最新观点共同指向一个判断，**先进制程、先进封装、设备、EDA、CPO以及成熟制程，可能同时进入更高景气度的观察窗口。**

据人民日报报道，华为公司董事、半导体业务部总裁何庭波于2026年5月25日在IEEE ISCAS 2026上发表“半导体新路径探索与实践”主旨演讲，提出指导半导体产业发展的新原则—— τ 定律。该定律的核心，是通过晶体管、电路、芯片和系统四个层面的优化，持续降低时间常数 τ 。

三家券商均认为，这一路线的关键不在于替代所有先进制程，而是在摩尔定律放缓、几何微缩成本上升的背景下，为芯片性能提升提供另一条路径。华泰证券将其理解为系统技术协同优化，STCO，方法论的演进；中信证券强调其以系统拓扑结构优化弥补短期制程节点差距；国盛证券则更强调其对中国半导体产业周期和国产替代的带动。

对市场而言，直接影响可能首先体现在两条主线：一是先进封装、3D集成、设备和EDA等技术复杂度提升带来的增量需求；二是AI服务器拉动电源管理、模拟、网通等配套芯片需求，同时海外部分成熟产能收缩，推动成熟制程供需趋紧。券商的共识是，**半导体行情的关注点正在从单一先进节点，扩展到“先进制程与成熟制程共振”。**

共识：从“几何微缩”转向“时间缩放”

三家券商对“ τ 定律”的理解有一个共同起点，传统摩尔定律依赖的几何微缩正在面临成本和物理约束。

国盛证券指出，随着制程逼近原子级，晶体管缩小难度陡增，工艺成本指数级上升，几何缩微红利逐渐消退。而AI、高性能计算等领域对算力需求快速增长，传统工艺难以完全匹配产业需求。

中信证券的表述更偏底层逻辑。其认为，器件微缩的本质是缩短信号传输路径，根本目标是缩短系统时间。因此，华为提出以时间常数 τ 为衡量指标，在晶体管、电路、芯片、系统四个维度降低延迟。

华泰证券则把“ τ 定律”放在全球半导体技术演进中理解。其认为，该定律本质是STCO方法论的进一步演进，**即通过器件、电路、芯片和系统协同设计，让系统全局性能最优。**这与全球主流芯片企业在系统级协同设计上的探索方向一致。

图表2： 韬定律与全球主流技术路线对比

全球主流技术路线 vs. 韬定律四层体系			
每条全球技术路线一一对应韬定律的一个优化层级，几何微缩(光刻)仅为其中一条传统路径			
韬(τ)定律 对应层级	全球技术路径	核心关系	受益方向
器件层	GAA / cFET 3D晶体管架构	逻辑折叠=cFET，不依赖EUV 在成熟制程上实现密度提升	成熟制程代工扩产
电路层	背面供电(BPD) + EDA工具链	供电网络移至背面降低IR drop 与T优化目标一致；需全新EDA	EDA/IP/刻蚀沉积设备
芯片层	先进封装 SoIC/CoWoS/CoPoS/PLP	逻辑折叠后chiplet/3D堆叠 封装复杂度增加，系统级互联	封测/封装设备/基板材料
系统层	CPO光互联 + DRAM-on-Logic 材料创新(Glass/Low-k/新导体)	系统级T优化终极方案：光替代电 统一内存编址；新材料降RC	光芯片/光连接器/CMP/特气
几何微缩	High-NA EUV (预计2029-30F普及)	传统pitch scaling路径 韬定律为空窗期提供替代方案	韬定律填补3-5年空窗期
韬定律四层体系——覆盖主流技术路线——几何微缩(High-NA EUV)仅为传统路径之一，且2029F前不会普及			

资料来源：华为官网，IEEE ISCAS 2026，SEMICON 实地调研，产业链调研，华泰研究

分歧：国盛看周期，华泰看协同，中信看工艺

三家券商的侧重点并不相同。

国盛证券最强调产业周期。其认为，“韬定律”的发布有望加速国内先进制程与先进封装产业技术发展，并与成熟制程供需反转形成共振。国盛维持半导体行业“增持”评级，看好国产制造端和设备端受益于技术突破与产能扩张。

华泰证券更强调技术路线的边界。其认为，“韬定律”与GAA、背面供电BS-PDN、先进封装、CPO等全球主流趋势高度契合，但与ASML推动的High-NA EUV并非互相替代关系，而是从不同维度提升半导体性能。换言之，华泰并未将其理解为对先进光刻路线的简单替代，而是视为系统级优化的补充和延伸。

中信证券则给出了最细的工艺拆解。其将“韬定律”分为四层：晶体管层面关注迁移率增强、应变工程、高k金属栅和GAA架构；电路层面关注低电阻导体、低k介电质、垂直集成和逻辑折叠；芯片层面关注3D堆叠和HBM；系统层面关注灵衢总线Unified Bus、近封装光引擎Hi-ONE以及互连架构设计。

技术主线：逻辑折叠把先进封装推到前台

“逻辑折叠”是三篇观点中反复出现的关键词。

国盛证券称，华为提出“逻辑折叠”等核心技术，构建贯穿器件、电路、芯片到系统层面的多层级协同优化体系，通过压缩信号传播时延，在不依赖极致物理制程的前提下提升晶体管密度与系统性能。国盛还称，华为在过去六年基于韬（τ）定律设计并量产381款芯片，覆盖多行业需求。

中信证券进一步指出，华为将在2026年秋季推出采用逻辑折叠工艺的移动SoC芯片，在固定工艺节点上实现55%的等效晶体管密度提升和41%的能效提升。其认为，实现三维空间拓扑重组，需要依靠混合键合和TSV工艺。

华泰证券也认为，逻辑折叠和3D堆叠将显著推升工艺复杂度，推动行业技术重心向“超越摩尔”框架迁移。这意味着，先进封装不再只是后道环节的补充，而可能成为性能提升的重要来源。

产业链影响：代工、设备、EDA、CPO成为主要受益方向

从投资映射看，三家券商均将本土代工龙头放在较高优先级。



华泰证券建议关注中芯国际、华虹半导体等本土代工龙头，认为其基于DUV的先进工艺产线，有望在华为等效1.4nm演进过程中发挥作用。

国盛证券列出的受益方向更宽，包括半导体制造、前道设备、后道设备、材料和封测。其相关标的包括中芯国际、华虹公司、晶合集成、芯联集成；前道设备中的中微公司、北方华创、拓荆科技、华海清科、中科飞测；封测中的盛合晶微、长电科技、通富微电、晶方科技、甬矽电子等。

华泰证券还提到，工艺复杂度提升可能拉动先进封装板块，催化刻蚀、薄膜、键合、CMP等设备需求，并带动EDA环节的3DIC全流程工具放量。其提及的方向包括华大九天、概伦电子、芯原股份，以及CPO等高带宽光互联技术。

成熟制程：AI电源需求与产能收缩形成第二条主线

国盛证券的一个重要判断是，成熟制程也可能进入供需反转。

其指出，新一代AI服务器单柜功率从普通服务器的3至5kW上升至15至20kW，核心芯片功耗突破1400W，所需电源管理芯片数量是普通服务器的数倍。据TrendForce，AI服务器对电源密度需求远高于通用型服务器，8英寸晶圆BCD制程因此大幅偏向AI PMIC。

供给端也在收缩。国盛称，台积电自2025年起逐步削减8英寸产能，计划2027年实现部分厂区全面停产，将资源集中投向先进制程及高阶封装；三星晶圆代工则在2025年下半年启动8英寸产线收缩，将产能和资本开支向12英寸先进制程倾斜。

华泰证券在对中芯国际和华虹半导体的观点中也强调，**AI需求正在推动电源管理、模拟、网通等配套芯片需求增长，部分海外代工企业转产导致成熟工艺代工产能收缩，两者叠加可能推动代工服务ASP进入结构性上行周期。**

投资者需要区分三条时间线

综合三家观点，投资者需要区分短期、中期和长期逻辑。

短期看，市场可能首先交易政策和技术叙事，以及成熟制程供需趋紧带来的代工和封测链条重估。

中期看，逻辑折叠、混合键合、TSV、3D堆叠、CPO等技术若进入更大规模应用，设备、材料、先进封装和EDA环节的订单弹性更值得跟踪。

长期看，关键仍在技术兑现。国盛证券提到，基于 τ 定律的高端芯片晶体管密度预计到2031年达到1.4纳米制程同等水平；华泰证券则表述为，华为目标在无EUV情况下到2031年芯片效能达到等效1.4nm。中信证券还提到，在AI系统上，相关封装拓扑重组技术预计到2035年可较2026年实现超过100倍的硬件集成度增长。

风险提示及免责条款

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。



限时权益申领

* 体验资格每人限申领一次

扫码
免费领取

VIP会员·7天畅读卡 | 大师课·入门串讲



限免

281 收藏

分享到:

写评论

请发表您的评论

表情 图片

发表评论

1 条评论



MobileUser0967
12小时前 中国浙江省

A股纯概念满天飞

0 回复